A Huawei sokat beszélt a Kirin 9050 Pro kapcsán a LogicFoldingról, most pedig az architektúra fizikai felvétele is előkerült. A Kurnal Insights közzétette a HiSilicon Hi36E0 lapka die-shot felvételét, amelyen mikroszkóp alatt két egymásra helyezett szilíciumlapka látszik: az egyik a logikát, a másik az SRAM-et és a gyorsítótárat tartalmazza.
Mindkét lapka mérete 11,13 × 10,84 mm, vagyis körülbelül 120,65 mm². A Kurnal mindkettőnél pontosan ugyanezeket a méreteket adja meg, és a konstrukciót Logic + SRAM dual-die stacking megoldásként azonosítja. Magyarán a Huawei már nem mindent egyetlen síkra zsúfol, hanem a lapka egy részét a másik fölé helyezi.
Korábban már foglalkoztunk a Kirin 9050 Próval és a LogicFoldinggal a Mate XT 2 első szétszerelése után, amikor a Hi36E0 jelölés már feltűnt a lapkán. Akkor a tokozást és a technológia nevét ismertük, most pedig a belső felépítés megosztását is látni lehet.
A Huawei architektúrával próbálja pótolni azt, amit litográfiával egyelőre nem tud elérni
Valójában ez a Kirin 9050 Pro története.
A Huawei és a SMIC nem fér hozzá azokhoz a legfejlettebb gyártástechnológiákhoz, amelyeket a TSMC az Apple, a Qualcomm vagy a MediaTek számára használ. A következő nanométeres ugrás kivárása helyett a Huawei függőleges felépítéssel próbál többet kihozni az elérhető szilíciumból.
A vállalat néhány olyan adatot is közölt, amelyek jelzik, milyen agresszíven alkalmazta az elképzelést:
- az egyenértékű sűrűség körülbelül 155-ről 238 millió tranzisztor/mm²-re nő, ami +55%;
- a két lapka között körülbelül 5 millió kapcsolat található;
- a köztük elérhető sávszélesség 125 TB/s;
- a Huawei állítása szerint a kritikus útvonalak késleltetése 30%-kal csökken.
Ez is mutatja, miért mond egyre kevesebbet egy modern processzorról az „X nanométeres lapka” megfogalmazás. Egy jól kivitelezett 3D-s dizájn lerövidítheti az összeköttetéseket, és a memóriát közelebb helyezheti az azt használó logikához akkor is, ha maguk a tranzisztorok nem léptek nagyot gyártástechnológiában.
A Huawei Mate 90 már ennek a stratégiának az első szélesebb körben elérhető kereskedelmi példáját hozta. A Mate 90 Pro Max és a Mate 90 RS Kirin 9050 Prót használ; a Huawei 9 CPU-magról / 16 végrehajtási szálról, valamint az előző generációhoz képest 23%-os többmagos, 40%-os GPU- és 140%-os NPU-teljesítmény-növekedésről beszél.
Az újonnan megjelent részleteknek azonban nem azonos a bizonyító erejük.
Az az információ, hogy a logikai lapka SMIC N+3, az SRAM-lapka pedig N+2 eljárással készülhet , iparági forrásokból terjed, és a Taog_1575 fiókhoz kötik. A Kurnal megerősíti a kétlapkás struktúrát és a SMIC gyártását, de nyilvános oldala nem rendeli külön az N+3 és N+2 eljárást a két réteghez. A Huawei sem tette ezt meg, így ez a részlet hivatalosan továbbra sem megerősített.
Ha az értesülés igaz, gazdasági szempontból is logikus lehet: az SRAM-hez nem feltétlenül szükséges a legújabb eljárás, a fő logikától való leválasztása pedig lehetővé teszi, hogy ott használjanak eltérő gyártástechnológiát, ahol annak valóban értelme van.
Ennek ugyanakkor ára is van. Két kisebb lapka javíthatja a waferszintű kihozatalt, de a függőleges összekötés, az illesztés és a tokozás jóval bonyolultabbá válik. Minél több kapcsolat fut a rétegek között, annál szigorúbb gyártási tűrésekre van szükség.
Úgy tűnik, a Huawei vállalja ezt a bonyolultságot, hogy átlépje a litográfia által szabott korlátokat. Tavasszal már arról lehetett hallani, hogy a Kirin 9050 3 GHz fölé léphet, ám az órajel csak a történet egyik része volt. A nagyobb előrelépést végül az hozhatta, ahogyan a vállalat egyetlen csomagba rendezte a logikát és a memóriát.
A most közzétett die-shot önmagában nem bizonyítja, hogy a Huawei ledolgozta a lemaradását a TSMC legjobb chipjeivel szemben. Valami kézzelfoghatóbbat viszont igen: a LogicFolding fizikailag is létezik, pontosan a vállalat által leírt formában: két egymásra épített lapkával, nem csupán egy bemutatódián.
